隨著摩爾定律推進(jìn)并達(dá)到物理極限，基于新原理、新材料和新結(jié)構(gòu)的半導(dǎo)體器件引發(fā)集成電路工藝變革，后摩爾時代已然到來。后摩爾時代，芯片技術(shù)發(fā)展的基本點(diǎn)：一是發(fā)展不依賴于特征尺寸不斷微縮的特色工藝，以此擴(kuò)展集成電路芯片功能。二是將不同功能的芯片和元器件組裝在一起封裝，實(shí)現(xiàn)異構(gòu)集成。三是通過新途徑來滿足人工智能算法和算力提升。我們歸納出三個提升芯片性能的途徑，給工程師選型參考：存算一體，減少處理器外部數(shù)據(jù)交換；Chiplet,多晶圓集成，減少對高制程的要求，提高成品率；封裝技術(shù)，通過把多個不同功能的wafer封裝在一起，實(shí)現(xiàn)一個大的芯片功能，成本低。新途徑、新技術(shù)的開辟，這對于我國半導(dǎo)體行業(yè)的發(fā)展也是新的機(jī)遇和挑戰(zhàn)。

三個提升芯片性能的途徑

進(jìn)入人工智能時代，算力和運(yùn)算數(shù)據(jù)量每年都在指數(shù)級增加，然而摩爾定律已經(jīng)接近于到極限，每代芯片只有10-20%的性能提升。再加上馮諾依曼架構(gòu)的算力已經(jīng)被內(nèi)存墻所限制，只有解決內(nèi)存墻問題才能進(jìn)一步提高算力。在各種解決方案中，存內(nèi)計(jì)算是最直接也是[敏感詞]效的。

存算一體，或存內(nèi)計(jì)算，是指將傳統(tǒng)馮諾依曼架構(gòu)中以計(jì)算為中心的設(shè)計(jì)，轉(zhuǎn)變?yōu)橐詳?shù)據(jù)存儲為中心的設(shè)計(jì)，也就是利用存儲器對數(shù)據(jù)進(jìn)行運(yùn)算，從而避免數(shù)據(jù)搬運(yùn)產(chǎn)生的“存儲墻”和“功耗墻”，極大提高數(shù)據(jù)的并行度和能量效率，降低了成本。

存算一體的計(jì)算方式分為數(shù)字計(jì)算和多比特模擬計(jì)算。數(shù)字存算一體主要以SRAM和RRAM作為存儲器件，采用先進(jìn)邏輯工藝，具有高性能高精度的優(yōu)勢，且具備很好的抗噪聲能力和可靠性。而模擬存算一體通常使用FLASH、RRAM、PRAM等非易失性介質(zhì)作為存儲器件，存儲密度大，并行度高，但是對環(huán)境噪聲和溫度非常敏感。數(shù)字存算一體適合大算力高能效的商用場景，而模擬存算一體適合小算力、不需要可靠性的民用場景。

在智能時代里，從可穿戴到自動駕駛，功耗約束下場景里的計(jì)算效率都是永恒的主題，存內(nèi)計(jì)算是解放算力、提升能效比最強(qiáng)有力的[敏感詞]之一。

所謂Chiplet，就是小芯片/芯粒，它是一種把不同制程Wafer組合到一個底板wafer的工藝，從而在不改變制程的前提下提升算力，并保證芯片制造良品率的一種手段。Chiplet被行業(yè)普遍認(rèn)為是未來5年算力的主要提升技術(shù)。

Chiplet技術(shù)的優(yōu)勢：

①  降低成本

其一，chiplet通常使用先進(jìn)的封裝工藝將多個chiplet集成到一個大的單芯片中。由于chiplet占據(jù)的面積相對較小，其成本和成品率也會相應(yīng)提高，因此這種方式可以有效降低總體成本；其二，Chiplet允許使用不同的制造節(jié)點(diǎn)創(chuàng)建異構(gòu)的芯片，SoC中不同功能的模塊可使用不同的wafer技術(shù)，高性能的可能需要5nm，其他性能可能只需要40或者28nm就可以做到性能[敏感詞]化。

②  突破了SoC設(shè)計(jì)極限

Chiplet突破了光罩面積的規(guī)模極限，通過異質(zhì)集成的方式突破了功能極限，使其不再受多工藝的約束，通過算力可擴(kuò)展的方式提升了芯片的性能，并通過敏捷開發(fā)的方式大大縮短了工期極限。

Chiplet技術(shù)由于可以在芯片涉及的良率、成本等多個維度提供可定制性和可優(yōu)化性，其延伸的領(lǐng)域?qū)⒃絹碓綇V泛。

封裝是半導(dǎo)體供應(yīng)鏈中的關(guān)鍵環(huán)節(jié)。SiP是多Wafer疊層封裝，這樣的先進(jìn)封裝已經(jīng)成為中國半導(dǎo)體行業(yè)的技術(shù)重點(diǎn)。SiP被業(yè)界認(rèn)為是延續(xù)摩爾定律的必然選擇路徑。Chiplet也依賴于SiP和2.5D/3D這樣的先進(jìn)封裝技術(shù)。SiP被業(yè)界認(rèn)為是延續(xù)摩爾定律的必然選擇路徑。

SiP可以利用異質(zhì)集成解決不同芯片工藝的兼容問題。此外，SiP還在專利壁壘，開發(fā)成本、研發(fā)周期方面具有優(yōu)勢。在后端環(huán)節(jié)，SiP相對于傳統(tǒng)的PCBA也具有很多優(yōu)點(diǎn)，如減小尺寸、增強(qiáng)性能、延長產(chǎn)品生命周期，降低后端應(yīng)用企業(yè)的設(shè)計(jì)難度以及供應(yīng)鏈管理成本，提高產(chǎn)品可靠性等。SiP從終端電子產(chǎn)品角度出發(fā)，不再一味關(guān)注芯片本身的性能和功耗，而是轉(zhuǎn)向更加務(wù)實(shí)的滿足市場需求。

總結(jié)：

后摩爾時代到來，技術(shù)迭代的困難和挑戰(zhàn)也隨之而來，通過算力，wafer組合和多層芯片疊層封裝，是中國半導(dǎo)體產(chǎn)業(yè)發(fā)展帶來了新的發(fā)展機(jī)會。