以工藝進展穩(wěn)健著稱的英特爾曾被業(yè)界戲稱為“牙膏廠”,形容其在每次工藝更新迭代時如擠牙膏一樣,但是,自從新一任CEO帕特·基辛格上任以后,英特爾風(fēng)格有很大變化,他提出了英特爾要走IDM 2.0 戰(zhàn)略,并要提供英特爾代工服務(wù)(IFS),由于以往英特爾曾兩次提出要提供代工服務(wù)但最后都鎩羽而歸,所以對于此次提出的代工服務(wù)業(yè)界仍是充滿疑慮,不過,從今天的發(fā)布看,這個疑慮可以打消了。
在7月27日“英特爾加速創(chuàng)新:制程工藝和封裝技術(shù)線上發(fā)布會”上,英特爾CEO帕特·基辛格發(fā)表了重要演講,一口氣發(fā)布了未來5年及更遠的工藝演進路線。
此外,英特爾還公布了其近十多年來[敏感詞]全新晶體管架構(gòu) RibbonFET 和業(yè)界[敏感詞]全新的背面電能傳輸網(wǎng)絡(luò)PowerVia,同時透露英特爾將領(lǐng)先臺積電率先獲得業(yè)界[敏感詞]臺High-NA EUV光刻機,憑借它英特爾將迅速采用下一代極紫外光刻(EUV)技術(shù)的計劃,即高數(shù)值孔徑(High-NA)EUV。 這些發(fā)布向業(yè)界表明了其開展代工服務(wù)的決心,同時基辛格也透露AWS已經(jīng)采用了英特爾的代工服務(wù),而高通將獲得英特爾的EUV工藝代工服務(wù)。 1 重新命名工藝節(jié)點
在今天的發(fā)布中,一個[敏感詞]的亮點是,英特爾不再以納米工藝來命名工藝節(jié)點,從10nm以后,英特爾的工藝節(jié)點名稱將是Intel 7、Intel 4、Intel 3和Intel 20A,而且每個節(jié)點升級有精確的參數(shù)性能,說明英特爾在這方面已經(jīng)投入了很大的研究,未來不會再擠牙膏了。幾個節(jié)點的性能如下: 1、基于 FinFET 晶體管優(yōu)化,Intel 7與 Intel 10nm SuperFin 相比,每瓦性能將提升約10%-15%。2021年即將推出的Alder Lake客戶端產(chǎn)品將會采用Intel 7 工藝,之后是面向數(shù)據(jù)中心的 Sapphire Rapids預(yù)計將于 2022 年[敏感詞]季度投產(chǎn)。 2、
Intel 4完全采用 EUV 光刻技術(shù),可使用超短波長的光,刻印極微小的圖樣。憑借每瓦性能約 20% 的提升以及芯片面積的改進,Intel 4 將在 2022 年下半年投產(chǎn),并于 2023 年出貨,這些產(chǎn)品包括面向客戶端的 Meteor Lake 和面向數(shù)據(jù)中心的 Granite Rapids。 3、Intel 3憑借FinFET 的進一步優(yōu)化和在更多工序中增加對EUV使用,較之Intel 4將在每瓦性能上實現(xiàn)約18%的提升,在芯片面積上也會有額外改進。Intel 3將于2023年下半年開始用于相關(guān)產(chǎn)品生產(chǎn)。 4、Intel 20A將憑借RibbonFET和PowerVia兩大突破性技術(shù)開啟埃米時代。RibbonFET 是英特爾對Gate All Around晶體管的實現(xiàn),該技術(shù)加快了晶體管開關(guān)速度,同時實現(xiàn)與多鰭結(jié)構(gòu)相同的驅(qū)動電流,但占用的空間更小。PowerVia 是英特爾獨有的、業(yè)界[敏感詞]背面電能傳輸網(wǎng)絡(luò),通過消除晶圓正面供電布線需求來優(yōu)化信號傳輸。Intel 20A 預(yù)計將在 2024 年推出。英特爾也很高興能在Intel 20A 制程工藝技術(shù)上,與高通公司進行合作。 5、2025 年及更遠的未來:
從Intel 20A更進一步的Intel 18A節(jié)點也已在研發(fā)中,將于2025年初推出,它將對RibbonFET進行改進,在晶體管性能上實現(xiàn)又一次重大飛躍,據(jù)基辛格透露英特爾還致力于定義、構(gòu)建和部署下一代High-NA EUV,有望率先獲得業(yè)界[敏感詞]臺High-NA EUV光刻機。英特爾正與 ASML 密切合作,確保這一行業(yè)突破性技術(shù)取得成功,超越當(dāng)前一代 EUV。
英特爾研究院副總裁、英特爾中國研究院院長宋繼強博士在接受采訪時指出英特爾以前是隔年更新工藝,這次直接以“年”為單位的工藝更新,節(jié)奏很快。“我們?yōu)槭裁匆獙?jié)點開始重新命名?其實對外界做了很多咨詢,因為從20年前,從Donald law開始失效,從純粹靠晶體管微縮去提高芯片晶體管密度的技術(shù)失效之后就采用了其他各種各樣的技術(shù)來提高我們芯片上的晶體管密度,有3D的,有應(yīng)變硅等等。它不再是通過簡單的根據(jù)晶體管當(dāng)中的柵極長度(gate length)去評估我的芯片生產(chǎn)工藝是幾納米?!彼忉屨f,“2011年之后,市場上說的“幾納米”工藝變成了一個市場營銷代名詞。所以對于客戶來講,你說他現(xiàn)在接受了這樣一個命名,是不是說這個命名未來就可以持續(xù)下去了?你也可以想象,如果說大家都把2納米、3納米用完了之后再往后怎么辦?大家都說我是1納米嗎?你真的到了1納米嗎?按照這個速度很快就要前進到1納米了該怎么辦?英特爾和很多外界包括學(xué)術(shù)界、產(chǎn)業(yè)界的客戶做了一些調(diào)研,大家希望重新恢復(fù)到正確的命名,包括怎么樣去理清楚這些命名到底和制造工藝之間有沒有直接的關(guān)系?!? 他表示現(xiàn)在英特爾重新梳理了一下之后,覺得至少仍然可以用數(shù)字,用數(shù)字的遞減代表工藝還在不斷的向前發(fā)展,但是英特爾已經(jīng)不再強調(diào)這個數(shù)字和納米之間的關(guān)系?!耙驗楸旧硇袠I(yè)內(nèi)的人知道,它沒有關(guān)系,或者說和柵極長度之間的關(guān)系。這是需要一個概念轉(zhuǎn)換的過程的?!彼赋?,“同時我們的命名也為未來10年發(fā)展留下了空間,我們到Intel 3之后,沒有到2到1,而是到了Intel 20。因為到了Intel 20之后可以預(yù)見到,到1中間還會有一些未來可能會發(fā)生的創(chuàng)新。其實我們現(xiàn)在并不清楚,你要給未來留下空間,所以到20的時候,我們叫20A,是給未來繼續(xù)留下了空間。所以現(xiàn)在這個命名方案,對于英特爾,目標是一直要去推進半導(dǎo)體制造工業(yè)的,所以未來10年我們知道怎么樣通過半導(dǎo)體技術(shù)去推進它的PPA(性能、功耗、面積),那就需要留下足夠的空間。因此基于這些邏輯重新梳理一下這些,同時我們也趁著這個時候把封裝技術(shù)給聯(lián)系起來。因為以前太過強調(diào)我通過幾納米去縮小晶體管就好了,3納米的工藝也沒有真的把晶體管收縮到3納米?!? 2 封裝技術(shù)繼續(xù)創(chuàng)新
在后摩爾時代,異構(gòu)集成成為芯片的主要發(fā)展方向,在這個領(lǐng)域,英特爾經(jīng)過深入研發(fā),推出了幾個針對封裝的總線技術(shù)(詳見我2019年的一篇文章《英特爾發(fā)現(xiàn)一個大趨勢,其他廠商會跟進嗎?》),在今天的發(fā)布中,英特爾也更新了封裝技術(shù)。
1.EMIB作為[敏感詞] 2.5D 嵌入式橋接解決方案將繼續(xù)引領(lǐng)行業(yè),英特爾自2017年以來一直在出貨EMIB產(chǎn)品。Sapphire Rapids 將成為采用EMIB(嵌入式多芯片互連橋接)批量出貨的[敏感詞]英特爾®至強®數(shù)據(jù)中心產(chǎn)品。它也將是業(yè)界[敏感詞]提供幾乎與單片設(shè)計相同性能的,但整合了兩個光罩尺寸的器件。繼Sapphire Rapids之后,下一代 EMIB的凸點間距將從 55微米縮短至 45微米。
2.Foveros利用晶圓級封裝能力,提供史上[敏感詞] 3D 堆疊解決方案。Meteor Lake是在客戶端產(chǎn)品中實現(xiàn)Foveros技術(shù)的第二代部署。該產(chǎn)品具有 36微米的凸點間距,不同晶片可基于多個制程節(jié)點,熱設(shè)計功率范圍為 5-125W。
3.Foveros Omni開創(chuàng)了下一代Foveros技術(shù),通過高性能3D堆疊技術(shù)為裸片到裸片的互連和模塊化設(shè)計提供了無限制的靈活性。Foveros Omni允許裸片分解,將基于不同晶圓制程節(jié)點的多個頂片與多個基片混合搭配,預(yù)計將于2023年用到量產(chǎn)的產(chǎn)品中。
4.Foveros Direct實現(xiàn)了向直接銅對銅鍵合的轉(zhuǎn)變,它可以實現(xiàn)低電阻互連,并使得從晶圓制成到封裝開始,兩者之間的界限不再那么截然。Foveros Direct 實現(xiàn)了10微米以下的凸點間距,使3D堆疊的互連密度提高了一個數(shù)量級,為功能性裸片分區(qū)提出了新的概念,這在以前是無法實現(xiàn)的。Foveros Direct 是對 Foveros Omni 的補充,預(yù)計也將于 2023年用到量產(chǎn)的產(chǎn)品中。
Foveros Direct目前提供10微米的凸點間距,甚至比提供25微米微凸點的Foveros Omni也有很大的改進。對于Foveros Omni來說,在0.15 pJ/bit的情況下,這相當(dāng)于約1600根線/mm²。對于Foveros Direct,這一數(shù)字增加到>10,000線/mm²。 宋繼強表示異構(gòu)集成是芯片未來發(fā)展的一條路徑,封裝工藝會和原來的半導(dǎo)體本身制造工藝相輔相成, “EMIB大家已經(jīng)聽說過很多次了,我們已經(jīng)在產(chǎn)品當(dāng)中用了幾代了。目前來講,我們這一次有一個Sapphire Rapids,是業(yè)界首次把兩個光罩尺寸器件通過EMIB連接在一起,最終它的性能和單片處理器是一樣的。這樣我們就更有信心通過先進封裝能力做更大的芯片方案?!彼忉屨f,“這次重點是講了Foveros,F(xiàn)overos是3D的封裝能力,它在凸點的間距上完全優(yōu)于EMIB,EMIB是從55降到45再降到40,差不多已經(jīng)達到了EMIB可以做到的間距下限了。Foveros是直接從三十幾um開始,它可以去做3D堆疊解決方案。 在Foveros方面我們繼續(xù)推新的技術(shù),一個是以前我們介紹過的ODI(Omni-Directional In terconnect),現(xiàn)在重新命名為Foveros Omni,這個實際上主要就是我們允許它在封裝的時候能夠把不同制程的多個頂片和基片,上下混合搭配去封裝,它的連接方向上,包括連接層次上有上下層可以多對多互相連接,非常的靈活。EMIB或者是原來的Foveros有的時候還需要通過TSA過孔。Foveros Omni在邊上有銅柱,銅柱可以讓它去跨越上下層之間有些可能并不完全對齊,或者原來可能并不是完全align好的的芯片,也可以想辦法把它封裝在一起,這就可以有很大的靈活度,能夠允許我們把這個技術(shù)應(yīng)用在更多的廠商或者是合作伙伴一起提供的芯片當(dāng)中?!?
他表示這次提的Foveros Diret就是之前講到的Hybrid Bonding技術(shù),它能夠把芯片直接連接起來并大幅度縮小凸點之間的間距。原來大家講到的是幾十um,EMIB是40um以上,F(xiàn)overos是三十幾um,二十多就差不多了?,F(xiàn)在如果是用Foveros Diret可以降到10微米以下的間距。這樣的話,它的互連的密度就提高了.
“因為在這個技術(shù)里完全不需要使用焊料。原來的技術(shù)還需要使用焊料,要先加熱片,然后把焊料粘上去,再把兩片粘在一起,這個本身要留給焊料余地,否則焊料和焊料直接接觸就廢掉了。而Hybrid Bonding完全不需要焊料,上下都是銅,銅之間處理的非常好,所以它可以在常溫下先讓它鍵合起來,然后再去加熱讓它們?nèi)诤掀饋恚@樣就會非常穩(wěn)固,不需要再給焊料留余地空間,這樣可以把整個凸點之間的間距控制的更小。”他解釋說,“這些把它混合起來之后,你可以看到我們可以把I/O密度做到很大,甚至可以做到以前做芯片silicon-level?!? 3 英特爾搞代工服務(wù)誰最受傷?
從這次英特爾重新命名工藝以及在封裝方面繼續(xù)創(chuàng)新來看,英特爾是鐵定要開展代工業(yè)務(wù)了,目前高通已經(jīng)表示要采用英特爾的服務(wù),包括應(yīng)用材料、ASML、IMEC、IBM在內(nèi)的多家公司對英特爾的這個服務(wù)前景看好,IBM研究院混合云副總裁Mukesh Khare表示: “IBM和英特爾在[敏感詞]的半導(dǎo)體邏輯和封裝方面有著悠久的創(chuàng)新史。 從人工智能到混合云再到下一代系統(tǒng),兩家知名公司的合作將繼續(xù)推動技術(shù)的前沿進步。 我們很高興能與英特爾在關(guān)鍵研究方面進行合作,開發(fā)基礎(chǔ)性技術(shù),支持整個電子產(chǎn)業(yè)未來數(shù)年的發(fā)展。 ”
這樣看來,未來臺積電的代工生意將面臨被英特爾部分截胡的危險了。
免責(zé)聲明:本文轉(zhuǎn)載自“張國斌”,本文僅代表作者個人觀點,不代表薩科微及行業(yè)觀點,只為轉(zhuǎn)載與分享,支持保護知識產(chǎn)權(quán),轉(zhuǎn)載請注明原出處及作者,如有侵權(quán)請聯(lián)系我們刪除。
公司電話:+86-0755-83044319
傳真/FAX:+86-0755-83975897
郵箱:1615456225@qq.com
QQ:3518641314 李經(jīng)理
QQ:202974035 陳經(jīng)理
地址:深圳市龍華新區(qū)民治大道1079號展滔科技大廈C座809室