蜜臀av一区二区三区人妻在线_国产91精品拍在线观看_日韩亚洲欧美精品综合_国产三区在线成人av_亚洲成色在线冲田杏梨_91麻豆视频国产_国产精品一区二区无码免费看片_古代级毛片免费观看_亚洲精品色在线网站_99久久精品免费看一

/ EN
13922884048

資訊中心

information centre
/
/
/
老虎說芯
老虎說芯
“老虎說芯”由北京大學微電子專業本碩,中國電源學會會員、在半導體行業有10多年經驗的胡獨巍先生撰寫,為大家提供半導體行業關于材料、工藝、應用、市場、資訊等方面的內容。在知乎有同名賬號。
聊聊光刻機的原理、現狀與未來
  • 更新日期: 2024-09-19
  • 瀏覽次數: 1136
光刻機是半導體制造過程中的關鍵設備,相當于芯片制造工藝的“印刷機”,它的精度直接影響芯片的制程和性能。 根據不同光源類型,光刻機可以分為UV(紫外線)、DUV(深紫外線)和EUV(極紫外線)三大類。光刻機的分辨率主要由兩個參數決定:光源的波長(λ)和物鏡系統的數值孔徑(NA)。簡單來說,波……
先進封裝核心技術之一:TSV
  • 更新日期: 2024-09-19
  • 瀏覽次數: 820
在先進封技術中,TSV(Through-Silicon Via,硅通孔)是一種關鍵的垂直互連技術,它通過在芯片內部打通的通道實現了電氣信號的垂直傳輸。TSV可以顯著提高芯片之間的數據傳輸效率,減少信號延遲,降低功耗,并提升封裝的集成密度。以下是對TSV技術的詳細解釋。 1. TSV的基本概念 TSV 是一種……
芯片設計之功能邏輯仿真
  • 更新日期: 2024-09-11
  • 瀏覽次數: 843
Functional Logic Simulation可以看作是芯片設計的“邏輯驗證”階段,確保設計功能如預期工作。它的主要目的是在時序無關的情況下,確認芯片的邏輯結構是否正確。這個步驟幫助工程師在芯片制造之前,發現并修正設計中的邏輯錯誤。
為啥6寸晶圓用平邊,8/12寸晶圓用notch?
  • 更新日期: 2024-09-11
  • 瀏覽次數: 1285
最近讀者提問:“6寸晶圓用平邊,8/12寸晶圓用notch,用Notch 比平邊好,為啥6寸還是用平邊”這個問題時,我們可以從晶圓制造、工藝要求、歷史原因和設備兼容性等多個角度進行分析。
聊聊晶圓和芯片量產階段的full-mask
  • 更新日期: 2024-09-06
  • 瀏覽次數: 1223
在集成電路工藝中,“full-mask”是一個關鍵概念,它涉及到半導體制造過程中掩模版的使用。掩模版是半導體光刻工藝中用于硅片表面圖案化的光學工具。掩模版上有微小的圖案,這些圖案將通過光刻過程轉移到硅片的光刻膠上,從而定義了芯片的功能區和布線層。
SOI晶圓的結構、分類、優勢、下游應用
  • 更新日期: 2024-09-02
  • 瀏覽次數: 1038
SOI(Silicon-On-Insulator)是一種半導體制造技術,其中硅晶圓的一部分被絕緣層(通常是二氧化硅)隔離開來,這樣可以有效地減少寄生電容和漏電流,提升器件性能。
如何理解晶圓制造的良率(Yield)
  • 更新日期: 2024-08-27
  • 瀏覽次數: 1471
在晶圓制造中,良率的管理和提升是一個復雜而持續的過程,需要在工藝、設計、材料、設備等多個方面進行綜合的優化和管理。通過數據的分析、持續改進的策略、客戶協同的優化,最終實現良率的最大化,提高產品質量和產線效率。
晶圓測試與芯片測試有什么不同?
  • 更新日期: 2024-08-19
  • 瀏覽次數: 948
晶圓測試(CP)屬于“晶圓級”工藝,數千顆甚至數萬顆裸芯片高度集成于一張晶圓上,對測試作業的潔凈等級、作業的精細程度、大數據的分析能力等要求較高,因此技術實力較強的測試廠商通過精益生產能夠實現更好的效益,拉開與其他對手的差距。
先進封裝技術CoWoS分享紀要
  • 更新日期: 2024-08-16
  • 瀏覽次數: 1328
臺積電的CoWoS(Chip On Wafer On Substrate)技術是一種先進的半導體封裝技術,旨在提升集成電路的性能、減小封裝尺寸,并有效降低功耗。CoWoS技術通過在一個硅中介層(Interposer)上集成多個芯片(或芯片組),形成一個高性能的封裝解決方案。該技術主要應用于需要高帶寬和低延遲的高性能計算……
Semicon半導體工藝:干法刻蝕與濕法刻蝕的區別和特點
  • 更新日期: 2024-08-16
  • 瀏覽次數: 1426
半導體制造工藝中的刻蝕是利用物理和(/或)化學方法有選擇性地從晶圓表面去除不必要材料的過程。刻蝕工藝通常位于光刻工藝之后,利用刻蝕工藝對定義圖形的光阻層侵蝕少而對目標材料侵蝕大的特點,從而完成圖形轉移的工藝步驟。刻蝕工藝主要分為干法和濕法兩種。
3納米制程芯片為什么需要EUV光刻機和多重曝光技術?
  • 更新日期: 2024-08-16
  • 瀏覽次數: 1297
晶圓制造工藝是一個非常復雜的過程,特別是在3納米制程中,挑戰會更加顯著。讓我們一步步來理解EUV(極紫外光刻)多重圖案(Multi-Patterning)技術在實現圖案分辨率時所面臨的挑戰。
晶圓制造中的“鳥喙效應”(bird beak)
  • 更新日期: 2024-08-16
  • 瀏覽次數: 1120
集成電路采用LOCOS(Local Oxidation of Silicon)工藝時會出現“鳥喙效應”(bird beak),這是一種在氧化硅生長過程中,由于氧化物側向擴展引起的現象。

服務熱線

0755-83044319

霍爾元件咨詢

肖特基二極管咨詢

TVS/ESD咨詢

獲取產品資料

客服微信

微信服務號